mirror of https://github.com/proxmox/mirror_qemu
target-m68k: free TCG variables that are not
This is a cleanup patch. It adds call to tcg_temp_free() when it is missing. Signed-off-by: Laurent Vivier <laurent@vivier.eu> Reviewed-by: Richard Henderson <rth@twiddle.net>master
parent
0194cf31cf
commit
2b5e217067
|
@ -679,12 +679,14 @@ static void gen_partset_reg(int opsize, TCGv reg, TCGv val)
|
||||||
tmp = tcg_temp_new();
|
tmp = tcg_temp_new();
|
||||||
tcg_gen_ext8u_i32(tmp, val);
|
tcg_gen_ext8u_i32(tmp, val);
|
||||||
tcg_gen_or_i32(reg, reg, tmp);
|
tcg_gen_or_i32(reg, reg, tmp);
|
||||||
|
tcg_temp_free(tmp);
|
||||||
break;
|
break;
|
||||||
case OS_WORD:
|
case OS_WORD:
|
||||||
tcg_gen_andi_i32(reg, reg, 0xffff0000);
|
tcg_gen_andi_i32(reg, reg, 0xffff0000);
|
||||||
tmp = tcg_temp_new();
|
tmp = tcg_temp_new();
|
||||||
tcg_gen_ext16u_i32(tmp, val);
|
tcg_gen_ext16u_i32(tmp, val);
|
||||||
tcg_gen_or_i32(reg, reg, tmp);
|
tcg_gen_or_i32(reg, reg, tmp);
|
||||||
|
tcg_temp_free(tmp);
|
||||||
break;
|
break;
|
||||||
case OS_LONG:
|
case OS_LONG:
|
||||||
case OS_SINGLE:
|
case OS_SINGLE:
|
||||||
|
@ -1105,11 +1107,19 @@ static void gen_jmp(DisasContext *s, TCGv dest)
|
||||||
s->is_jmp = DISAS_JUMP;
|
s->is_jmp = DISAS_JUMP;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void gen_raise_exception(int nr)
|
||||||
|
{
|
||||||
|
TCGv_i32 tmp = tcg_const_i32(nr);
|
||||||
|
|
||||||
|
gen_helper_raise_exception(cpu_env, tmp);
|
||||||
|
tcg_temp_free_i32(tmp);
|
||||||
|
}
|
||||||
|
|
||||||
static void gen_exception(DisasContext *s, uint32_t where, int nr)
|
static void gen_exception(DisasContext *s, uint32_t where, int nr)
|
||||||
{
|
{
|
||||||
update_cc_op(s);
|
update_cc_op(s);
|
||||||
gen_jmp_im(s, where);
|
gen_jmp_im(s, where);
|
||||||
gen_helper_raise_exception(cpu_env, tcg_const_i32(nr));
|
gen_raise_exception(nr);
|
||||||
}
|
}
|
||||||
|
|
||||||
static inline void gen_addr_fault(DisasContext *s)
|
static inline void gen_addr_fault(DisasContext *s)
|
||||||
|
@ -1240,6 +1250,7 @@ DISAS_INSN(mulw)
|
||||||
tcg_gen_mul_i32(tmp, tmp, src);
|
tcg_gen_mul_i32(tmp, tmp, src);
|
||||||
tcg_gen_mov_i32(reg, tmp);
|
tcg_gen_mov_i32(reg, tmp);
|
||||||
gen_logic_cc(s, tmp, OS_LONG);
|
gen_logic_cc(s, tmp, OS_LONG);
|
||||||
|
tcg_temp_free(tmp);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(divw)
|
DISAS_INSN(divw)
|
||||||
|
@ -1645,6 +1656,7 @@ static void gen_push(DisasContext *s, TCGv val)
|
||||||
tcg_gen_subi_i32(tmp, QREG_SP, 4);
|
tcg_gen_subi_i32(tmp, QREG_SP, 4);
|
||||||
gen_store(s, OS_LONG, tmp, val);
|
gen_store(s, OS_LONG, tmp, val);
|
||||||
tcg_gen_mov_i32(QREG_SP, tmp);
|
tcg_gen_mov_i32(QREG_SP, tmp);
|
||||||
|
tcg_temp_free(tmp);
|
||||||
}
|
}
|
||||||
|
|
||||||
static TCGv mreg(int reg)
|
static TCGv mreg(int reg)
|
||||||
|
@ -2135,10 +2147,14 @@ DISAS_INSN(lea)
|
||||||
DISAS_INSN(clr)
|
DISAS_INSN(clr)
|
||||||
{
|
{
|
||||||
int opsize;
|
int opsize;
|
||||||
|
TCGv zero;
|
||||||
|
|
||||||
|
zero = tcg_const_i32(0);
|
||||||
|
|
||||||
opsize = insn_opsize(insn);
|
opsize = insn_opsize(insn);
|
||||||
DEST_EA(env, insn, opsize, tcg_const_i32(0), NULL);
|
DEST_EA(env, insn, opsize, zero, NULL);
|
||||||
gen_logic_cc(s, tcg_const_i32(0), opsize);
|
gen_logic_cc(s, zero, opsize);
|
||||||
|
tcg_temp_free(zero);
|
||||||
}
|
}
|
||||||
|
|
||||||
static TCGv gen_get_ccr(DisasContext *s)
|
static TCGv gen_get_ccr(DisasContext *s)
|
||||||
|
@ -2244,6 +2260,8 @@ DISAS_INSN(swap)
|
||||||
tcg_gen_shli_i32(src1, reg, 16);
|
tcg_gen_shli_i32(src1, reg, 16);
|
||||||
tcg_gen_shri_i32(src2, reg, 16);
|
tcg_gen_shri_i32(src2, reg, 16);
|
||||||
tcg_gen_or_i32(reg, src1, src2);
|
tcg_gen_or_i32(reg, src1, src2);
|
||||||
|
tcg_temp_free(src2);
|
||||||
|
tcg_temp_free(src1);
|
||||||
gen_logic_cc(s, reg, OS_LONG);
|
gen_logic_cc(s, reg, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
@ -2282,6 +2300,7 @@ DISAS_INSN(ext)
|
||||||
else
|
else
|
||||||
tcg_gen_mov_i32(reg, tmp);
|
tcg_gen_mov_i32(reg, tmp);
|
||||||
gen_logic_cc(s, tmp, OS_LONG);
|
gen_logic_cc(s, tmp, OS_LONG);
|
||||||
|
tcg_temp_free(tmp);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(tst)
|
DISAS_INSN(tst)
|
||||||
|
@ -2316,6 +2335,7 @@ DISAS_INSN(tas)
|
||||||
gen_logic_cc(s, src1, OS_BYTE);
|
gen_logic_cc(s, src1, OS_BYTE);
|
||||||
tcg_gen_ori_i32(dest, src1, 0x80);
|
tcg_gen_ori_i32(dest, src1, 0x80);
|
||||||
DEST_EA(env, insn, OS_BYTE, dest, &addr);
|
DEST_EA(env, insn, OS_BYTE, dest, &addr);
|
||||||
|
tcg_temp_free(dest);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(mull)
|
DISAS_INSN(mull)
|
||||||
|
@ -2423,6 +2443,7 @@ DISAS_INSN(unlk)
|
||||||
tmp = gen_load(s, OS_LONG, src, 0);
|
tmp = gen_load(s, OS_LONG, src, 0);
|
||||||
tcg_gen_mov_i32(reg, tmp);
|
tcg_gen_mov_i32(reg, tmp);
|
||||||
tcg_gen_addi_i32(QREG_SP, src, 4);
|
tcg_gen_addi_i32(QREG_SP, src, 4);
|
||||||
|
tcg_temp_free(src);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(nop)
|
DISAS_INSN(nop)
|
||||||
|
@ -2499,7 +2520,9 @@ DISAS_INSN(addsubq)
|
||||||
}
|
}
|
||||||
gen_update_cc_add(dest, val, opsize);
|
gen_update_cc_add(dest, val, opsize);
|
||||||
}
|
}
|
||||||
|
tcg_temp_free(val);
|
||||||
DEST_EA(env, insn, opsize, dest, &addr);
|
DEST_EA(env, insn, opsize, dest, &addr);
|
||||||
|
tcg_temp_free(dest);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(tpf)
|
DISAS_INSN(tpf)
|
||||||
|
@ -2552,11 +2575,8 @@ DISAS_INSN(branch)
|
||||||
|
|
||||||
DISAS_INSN(moveq)
|
DISAS_INSN(moveq)
|
||||||
{
|
{
|
||||||
uint32_t val;
|
tcg_gen_movi_i32(DREG(insn, 9), (int8_t)insn);
|
||||||
|
gen_logic_cc(s, DREG(insn, 9), OS_LONG);
|
||||||
val = (int8_t)insn;
|
|
||||||
tcg_gen_movi_i32(DREG(insn, 9), val);
|
|
||||||
gen_logic_cc(s, tcg_const_i32(val), OS_LONG);
|
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(mvzs)
|
DISAS_INSN(mvzs)
|
||||||
|
@ -2596,6 +2616,7 @@ DISAS_INSN(or)
|
||||||
gen_partset_reg(opsize, DREG(insn, 9), dest);
|
gen_partset_reg(opsize, DREG(insn, 9), dest);
|
||||||
}
|
}
|
||||||
gen_logic_cc(s, dest, opsize);
|
gen_logic_cc(s, dest, opsize);
|
||||||
|
tcg_temp_free(dest);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(suba)
|
DISAS_INSN(suba)
|
||||||
|
@ -2690,6 +2711,7 @@ DISAS_INSN(mov3q)
|
||||||
src = tcg_const_i32(val);
|
src = tcg_const_i32(val);
|
||||||
gen_logic_cc(s, src, OS_LONG);
|
gen_logic_cc(s, src, OS_LONG);
|
||||||
DEST_EA(env, insn, OS_LONG, src, NULL);
|
DEST_EA(env, insn, OS_LONG, src, NULL);
|
||||||
|
tcg_temp_free(src);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(cmp)
|
DISAS_INSN(cmp)
|
||||||
|
@ -2749,6 +2771,7 @@ DISAS_INSN(eor)
|
||||||
tcg_gen_xor_i32(dest, src, DREG(insn, 9));
|
tcg_gen_xor_i32(dest, src, DREG(insn, 9));
|
||||||
gen_logic_cc(s, dest, opsize);
|
gen_logic_cc(s, dest, opsize);
|
||||||
DEST_EA(env, insn, opsize, dest, &addr);
|
DEST_EA(env, insn, opsize, dest, &addr);
|
||||||
|
tcg_temp_free(dest);
|
||||||
}
|
}
|
||||||
|
|
||||||
static void do_exg(TCGv reg1, TCGv reg2)
|
static void do_exg(TCGv reg1, TCGv reg2)
|
||||||
|
@ -2799,8 +2822,8 @@ DISAS_INSN(and)
|
||||||
tcg_gen_and_i32(dest, src, reg);
|
tcg_gen_and_i32(dest, src, reg);
|
||||||
gen_partset_reg(opsize, reg, dest);
|
gen_partset_reg(opsize, reg, dest);
|
||||||
}
|
}
|
||||||
tcg_temp_free(dest);
|
|
||||||
gen_logic_cc(s, dest, opsize);
|
gen_logic_cc(s, dest, opsize);
|
||||||
|
tcg_temp_free(dest);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(adda)
|
DISAS_INSN(adda)
|
||||||
|
|
Loading…
Reference in New Issue